|
Enterprise Architect soporta la ingeniería directa e inversa de VHDL, donde se usan las siguientes convenciones.
Estereotipos
Estereotipo
|
Aplica a
|
Corresponde a
|
architecture
|
Clase
|
Una arquitectura.
|
asynchronous
|
Método
|
Un proceso asíncrono.
|
configuration
|
Método
|
Una configuración.
|
enumeration
|
Clase interna
|
Un tipo de enumeración.
|
entity
|
Interfaz
|
Una entidad.
|
part
|
Atributo
|
Una instanciación del componente.
|
port
|
Atributo
|
Un puerto.
|
signal
|
Atributo
|
Una declaración de señal.
|
struct
|
Clase interna
|
Una definición de registro.
|
synchronous
|
Método
|
Un proceso síncrono.
|
typedef
|
Clase interna
|
Una definición tipo o subtipo.
|
Valores etiquetados
Etiqueta
|
Aplica a
|
Corresponde a
|
isGeneric
|
Atributo (puerto)
|
La declaración de puerto en una interfaz genérica.
|
isSubType
|
Clase interna (typedef)
|
Una definición de subtipo.
|
kind
|
Atributo (señal)
|
El tipo de señal (e.g. register, bus).
|
mode
|
Atributo (puerto)
|
El modo de puerto (in, out, inout, buffer, linkage).
|
portmap
|
Atributo (parte)
|
El mapa genérico / puerto del componente instanciado.
|
sensitivity
|
Método (síncrono)
|
La lista de sensibilidad de un proceso síncrono.
|
type
|
Clase interna (typedef)
|
La indicación de tipo de una declaración tipo.
|
typeNameSpace
|
Atributo (parte)
|
El espacio de nombre tipo del componente instanciado.
|
Páginas de la caja de herramientas VHDL
Para acceder a la paginas VHDL de la caja de herramientas UML de Enterprise Architect, seleccione la opción Más herramientas | VHDL Constructs. Arrastre estos íconos en el diagrama para modelar un diseño VHDL.
Página
|
Elemento
|
Se usa para
|
VHDL
|
Arquitectura
|
Definir una arquitectura para asociarla con una entidad VHDL.
Un elemento Clase estereotipado arquitectura.
|
|
Entidad
|
Definir una entidad VHDL para contener las definiciones de puerto.
Un elemento Interfaz estereotipado entidad.
|
|
Enumeración
|
Definir un tipo de enumerado.
Un elemento Enumeración de enumeración estereotipada.
|
|
Estructura
|
Definir un registro VHDL.
Un elemento Clase de estructura estereotipada.
|
|
Typedef
|
Definir un tipo de estructura VHDL.
Un elemento Clase de typedef estereotipado.
|
Características VHDL
|
Puerto
|
Definir un puerto VHDL.
Un atributo de puerto estereotipado.
|
|
Parte
|
Definir una instanciación del componente VHDL.
Un atributo de parte estereotipada.
|
|
Señal
|
Defina una señal VHDL.
Un atributo de señal estereotipada.
|
|
Procedimiento
|
Definir un proceso VHDL:
| • | Un método asíncrono estereotipado |
| • | Un método síncrono estereotipado |
| • | Un método configuración-estereotipado. |
|
Vea también
|