Enterprise Architect soporta la ingeniería de ida y vuelta de VHDL, donde las siguientes convenciones son utilizadas.
Estereotipos
Estereotipo |
Se Aplica A |
Corresponde A |
architecture |
Clase |
Una arquitectura.
|
asynchronous |
Método |
Un proceso asincrónico.
|
configuration |
Método |
Una configuración.
|
enumeration |
Clase Interna |
Un tipo enum .
|
entity |
Interfaz |
Una entidad.
|
part |
Atributo |
Una instanciación de componente.
|
port |
Atributo |
Un puerto.
|
signal |
Atributo |
Un declaración de señal.
|
struct |
Clase Interna |
Una definición de registro.
|
synchronous |
Método |
Un proceso sincrónico.
|
typedef |
Clase Interna |
Una definición de tipo o subtipo .
|
Valores Etiquetados
Etiqueta |
Se Aplica A |
Corresponde A |
isGeneric |
Atributo (puerto) |
La declaración de puerto en una interfaz genérica.
|
isSubType |
Clase Interna (typedef) |
Una definición de subtipo.
|
kind |
Atributo (señal) |
El tipo de señal (tal como registrar, bus).
|
mode |
Atributo (puerto) |
El modo del puerto (in, out, inout, búfer, vínculo).
|
portmap |
Atributo (parte) |
El mapa de puerto / genérico del componente instanciado.
|
sensitivity |
Método (sincrónico) |
La lista de sensibilidad de un proceso de sincronización.
|
type |
Clase Interna (typedef) |
La indicación de tipo de una declaración de tipo.
|
typeNameSpace |
Atributo (parte) |
El espacio de nombre de tipo del componente instanciado.
|
Páginas de Caja de Herramientas VHDL
Acceso Diagrama | Caja de Herramientas de Diagrama: Más Herramientas | HDL | Construcciones VHDL
Arrastre estos íconos hacia un diagrama para modelar un diseño VHDL.
Página |
Ítem |
Acción |
||||||||||||
VHDL |
Arquitectura |
Define una arquitectura para ser asociada con una entidad VHDL. Un elemento de Clase estereotipada-architecture.
|
||||||||||||
|
Entidad |
Define una entidad VHDL para contener las definiciones de Puerto. Un elemento de interfaz estereotipado - entidad.
|
||||||||||||
|
Enumeración |
Define un tipo enumerado. Un elemento de enumeración.
|
||||||||||||
|
Estructura |
Define un registro VHDL. Un elemento de Clase estereotipada-struct.
|
||||||||||||
|
Typedef |
Define un tipo o subtipo VHDL. Un elemento de Clase estereotipada-typedef.
|
||||||||||||
Características VHDL |
Puerto |
Define un Puerto VHDL. Un atributo estereotipado-puerto.
|
||||||||||||
|
Parte |
Define una instanciación de componente de VHDL. Un atributo estereotipado-parte.
|
||||||||||||
|
Señal |
Define una señal VHDL. Un atributo estereotipado-señal.
|
||||||||||||
|
Procedimiento
|
Define un Proceso VHDL:
|
Aprender más