Convenciones Verilog

Enterprise Architect soporta la ingeniería de ida y vuelta de Verilog, donde las siguientes convenciones son utilizadas.

Estereotipos

Estereotipo	Se Aplica A	Corresponde A
asynchronous	Método	Un proceso simultáneo.
enumeration	Clase Interna	Un tipo enum .
initializer	Método	Un proceso inicializador.
module	Clase	Un módulo.
part	Atributo	Una instanciación de componente.
port	Atributo	Un puerto.
synchronous	Método	Un proceso secuencial.

Valores Etiquetados

Etiqueta	Se Aplica A	Corresponde A
kind	Atributo (señal)	El tipo de señal (tal como registrar, bus).
mode	Atributo (puerto)	El modo del puerto (in, out, inout).
Portmap	Atributo (parte)	El mapa de puerto / genérico del componente instanciado.
sensitivity	Método	La lista de sensibilidad de un proceso secuencial.
type	Atributo	El rango o tipo de valor de un atributo.

Páginas de Caja de Herramientas Verilog

Acceso Diagrama | Caja de Herramientas de Diagrama: Más Herramientas | HDL | Construcciones Verilog

Arrastre estos íconos hacia un diagrama para modelar un diseño Verilog.

Página

Ítem

Acción

Verilog

Módulo

Define un Módulo de Verilog. Un elemento de Clase estereotipada-módulo.

Enumeración

Define un tipo enumerado. Un elemento de enumeración.

Características Verilog

Puerto

Define un Puerto de Verilog. Un atributo estereotipado-puerto.

Parte

Define una instanciación de componente de Verilog. Un atributo estereotipado-parte.

Atributo

Define un atributo.

Procedimiento

•	Simultáneo

•	Secuencial

•	Inicializador

Define un Proceso Verilog.

•	Un método estereotipado-asynchronous

•	Un método estereotipado-synchronous

•	Un método estereotipado-initializer

Aprender más

•	Importar Código Fuente

•	Generar Código Fuente

•	Opciones Verilog